EP 108
チップを光でつなぐ: シリコンフォトニクスとAIデータセンターの次のボトルネック
シリコンフォトニクスとAIインフラのボトルネックをめぐるオープニング 00:00
ロ・ジョンソク 収録日の今日は2026年7月26日、日曜日の朝です。ICML Weekの期間中に、とても興味深いお二人の研究者と出会い、ぜひその内容をご紹介したいと思い、今日のエピソードにお招きしました。ミシガン大学で博士課程に在籍中のJunho Parkさん、そしてMITで博士課程に在籍中のTaehan Kimさん、さらに、いつも番組に出演してくださるゲスト、HyperAccelのイ・ジンウォンCTOをお迎えして、今日のセッションを進めていきます。
前回のエピソード96でも、inference token economicsについて少しお話ししました。トークンについて話す中で、現在のAI IDCには、大きくcompute-boundとmemory-boundという二つのボトルネックがあり、それによって性能が制約されているとお伝えしました。近いうちにイ・ジンウォンCTOとtoken dynamicsについてもさらに深く掘り下げる予定です。
ところで、compute-boundやmemory-boundについて話す中で、よくこんな話をしましたよね。NVL72やNVL144を取り上げながら、同じラック内は銅線で接続し、ラック間やIDC間、そしてインターネットは当然、光通信で接続する。それをあまりにも当然のこととして受け入れていました。ところがJunhoさん、Taehanさんと話す中で、この光技術をチップ間、chip-to-chipにまで持ち込み、bandwidthをさらに一段、OOMを超える別次元へ引き上げられるという話を聞いて、本当に興味を引かれました。
その分野をsilicon photonicsと呼ぶそうです。そこで今日は、このお二人の若手研究者、ビジネスとしての夢も抱くお二人をお招きし、silicon photonicsについて伺います。Junhoさん、Taehanさん、ようこそ。
パネリスト紹介と研究背景 01:50
Junho Park こんにちは。よろしくお願いします。
ロ・ジョンソク まずお二人の経歴を簡単にご紹介いただいてから、今日の本題に移りましょうか？
Junho Park では、まず私の経歴を簡単にご紹介します。学部時代はUC BerkeleyでEECSと材料工学を専攻しました。学ぶうちに半導体への関心が高まり、自然とsilicon photonicsの分野に進みました。この分野がとても気に入り、将来性も高いと感じたので、ミシガン大学の博士課程でsilicon photonicsを研究することになりました。
Taehan Kim 続いて、私も簡単に自己紹介します。私も学部時代はBerkeleyでコンピューターサイエンスを専攻しました。当時、そこでJunhoと出会い、友人になりました。MITの博士課程に進学する予定です。学部時代はAI discoveryや、バイオとAIを融合する研究をしていました。ただ、そこでもボトルネックはハードウェア側にあり、それについて考えていた頃、偶然Junhoと深夜に電話で話し、接点を見つけたことで、この研究を始めることになりました。
ロ・ジョンソク ジンウォンさんも、ここで一言お願いします。
イ・ジンウォン こんにちは。HyperAccelでCTOを務めているイ・ジンウォンです。当社はLLM推論に特化したAI半導体を開発するファブレス企業です。この市場はやはりNVIDIAが支配しているため、私たちもNVIDIAの動向を注視しています。現在はVera RubinやNVL72が登場し、その次にはNVL144のように、ラック内に非常に多くのGPUを詰め込むアプローチが取られています。これは銅線で可能な限り多くのGPUを接続するためです。しかし、通信速度が上がるにつれ、銅線には限界があるという声が増えています。そのためAI半導体分野では、光技術やsilicon photonicsへの関心が非常に高く、私たちも大いに注目しています。今日はとても興味深い話が聞けそうで、大いに期待しています。よろしくお願いします。
ロ・ジョンソク それでは始めましょうか？From Memory to Photonics、始めましょう。では、Memory toPhotonicsの講義を受けてみましょうか？
AIインフラの三つのボトルネックとデータセンター規模の急拡大 04:08
Taehan Kim Memory to Photonicsについてお話しします。まず、そのmotivationから取り上げます。MLの観点から、なぜphotonicsが重要なのかを先に概観します。AIインフラには三つの課題があると思います。computeでは、どれだけ高速に計算できるか、memoryでは、どれだけ高速にデータを取り出し、どれだけ多く保存できるかです。最後の三つ目が、おそらく今回ご紹介する内容です。intercommunicationにおいて、device間をどれだけ高速に接続できるか、という点です。私の見方では、GPUやTPUのようなcomputeについては、すでに十分な性能が出ていると思います。結局はHBMなどからSRAMなどへどれだけ速くデータを移せるかが重要です。そのため、大きな注目を集めたFlashAttentionのような研究も、HBMとSRAM間のデータ移動をいかに最小化し、高速化するか、tilingのような手法を使って、演算をできるだけSRAM側に集中させて高速化できるか、という研究が盛んに行われています。こうした研究は一般にI/O-awareやmemory-awareattentionと呼ばれていたと思います。
device communicationの面でも、モデルが急速に巨大化し始めたことで、多くのengineeringが行われてきたと思います。モデルサイズが非常に大きくなると、一つのモデルが一台のdeviceに収まらないため、model parallelで分割したり、あるいはデータ量が膨大な場合、GPUを1台も遊ばせておけないので、データを複数のバッチに分けて別々のデバイスで学習させ、分割して学習した結果をどう統合し直すか、こうした研究やエンジニアリングが大きな注目を集めているようですし、特に大規模になるほど重要になるようです。スケーリングや大規模モデルの学習では、データ移動が非常に重要です。演算も重要ですが、データ移動が極めて重要だということです。
そこで、もう少し大きなスケールで考えてみると、数年前、あるいは10年前には、単一のデバイス、1基のGPUでどれだけ優れた演算ができるか、という話だったと思いますが、規模が大きくなるにつれ、次世代のデータセンター規模になってきています。つまりローカルデバイスから分散環境や極めて大規模なシステムへ移行し、単一アクセラレータ内の問題からラック間レベルへ移っているようです。そこでザッカーバーグがデータセンターを建設すると発表しましたし、OpenAIも30億ドル規模のAIデータセンターを建設しますが、その電力規模は、ちょっと桁外れです。常識外れの電力水準で、ソウル市全体の消費電力の60％に相当するようです。別の記事では、ユタ州に建設するデータセンターが周辺の気温を3°F上昇させるとも言われていました。気温そのものが生態系を変えてしまうため、砂漠や海上に建てよう、あるいは宇宙へ送ろうという話まで出ているようです。ここで強調したいのは、私たちの想像を超えた規模だという点です。
このスケールは本当にとてつもない規模に拡大していて、そのためにチップやデバイスをスケーリングする際は、3つの軸で考えられます。先ほどのscale upの場合は、Y軸方向に積み上げ続ける方法で、scale outはラックをX軸方向に並べ続け、さらに上にも積み上げられます。つまり、この3方向に積み上げられるわけです。ご覧のとおり、3つの方法があり、それぞれの方法にさまざまな課題とさまざまな利点があります。
Scale UpからScale Acrossまでの三つの拡張軸 07:11
Junho Park ここで少し補足すると、scale up、scale out、scale acrossという3つの軸を表す用語は、フォトニクス業界でごく一般的に使われています。データセンターを拡張するといっても、単に規模を広げるのではなく、scale upか、scale outか、scale acrossかによって、ラック内を指すのか、chip-to-chipを指すのか、あるいはdata center-to-data centerを指すのかが変わってくるわけです。
ロ・ジョンソク では、このup、out、across、この3つをきちんと説明してから進みましょうか？X、Y、Zの3軸というのはもちろん分かりますが、このup、out、acrossを一度説明していただけますか？
Junho Park まずscale upから簡単に説明すると、データセンターにはラックがありますよね。その中には、先ほどジンウォンさんがおっしゃったように、GPUが大量に入っています。scale upとは、文字どおり最下段のGPUから最上段のGPUまでをしっかり接続することです。つまり、ラック内でGPU-to-GPU、あるいはchip-to-chipを上下方向にどううまく接続するか、という話です。
scale outの場合は、ラック間の光インターコネクト、それについての話です。scale acrossの場合は、data center-to-data center、つまりデータセンター自体を分散させる取り組みもあります。なぜなら、先ほどのスライドで見たように、規模がほぼマンハッタンほどになってしまい、これを1つのデータセンターとして管理するのが難しくなる場合もあるためです。そこでデータセンター単位に分散し、データセンター同士を接続してスケーリングするのが、scale acrossという概念です。
ロ・ジョンソク ラック、データセンター、そして別のデータセンター、この3つに分けて考えればよいのですね。
Taehan Kim ここから言えるのは、私たちが次世代に本当に優れたモデルを作りたいなら、先ほど述べたソフトウェア面やハードウェアを意識したコードも重要ですが、ハードウェア自体がこうした大規模環境全体に対応できるかが大きなボトルネックになることは、この点からも明らかです。そこで次にフォトニクスの話をしたかったのだと思います。
銅配線の距離限界と光通信のエネルギー効率 09:55
Junho Park そこで、ハードウェアのボトルネックについて少しお話しすると、ジンウォンさんもHyperAccelを運営する中で、先ほどおっしゃっていたのは、今もGPU同士をすべて銅線で接続していますが、銅線は非常に安いのが利点ですが、多くの制約があります。この表を見ると、下のX軸は、接続用インターコネクトの長さです。1cmから1kmまでありますが、短距離では銅線も悪くありません。電力効率も悪くなく、製造面でもとても安いのですが、メートル単位になるとエネルギー効率が大幅に低下します。光通信と比べた場合です。一方、光通信では1ビット当たりの消費エネルギーがほぼ一定です。つまり、距離にほとんど左右されません。そのため、光通信は短距離でも長距離でも、エネルギー効率はほぼ一定です。銅線がまったく駄目というわけではありません。短距離インターコネクトでは非常に効率的で安価ですが、データセンターでのラック間通信や、将来ラックが大型化すれば、ラック間やラック内のGPU間の距離もメートル単位になり、そこでもボトルネックが生じ始めます。
このグラフを簡単に見ると、左のグラフは信号損失です。距離に応じて、データを送る際に信号損失がどう変化するかを示しています。銅線の場合、短距離では信号損失がほとんどありませんが、長距離、つまりメートル単位になるほど信号損失が急激に増大します。そのため、データ損失が非常に大きくなります。つまり、帯域幅が非常に狭いということです。一方、光ファイバーの場合は信号損失がほとんどありません。距離が長くなってもです。右のグラフを見ると、Y軸が距離、X軸がGB/s、つまり帯域幅です。パッシブ銅線のインターコネクトと光ファイバーを比較しても、光ファイバーのほうが帯域幅の面で2～3桁ほど高いことが分かります。
そこで各社が現在取り組んでいるのが、NVIDIAも含め、銅線をより効率化することです。実際、NVIDIAもラック間の光インターコネクトをまだ完全には構築できず、つまり、商用化には至っていないと認識しています。そのため、多くの企業が銅線の周波数を上げて帯域幅を広げようとしていますが、問題は帯域幅を広げるほど損失が非常に大きくなることです。物理的に表皮効果と誘電損失というものがあり、これは金属配線の性質です。そのため、周波数が上がると信号損失が大幅に増えます。つまり、銅線で帯域幅を広げるには上限があります。損失が大きくなりすぎるため、ある周波数を超えて帯域幅を広げようとすると、そこからはリタイマーやDSPのような、信号を増幅したり、信号エラーを補正したりするデバイスが多数必要になります。そうしたデバイスが増えるほど、消費電力が増え、パッケージも大きくなります。また、消費電力が増えると、当然、発熱も増えます。そして発熱が増えると、データセンター規模では、先ほどテファンさんがお話ししたように、周囲温度が約4°F上昇しかねないという、環境面でもエネルギー面でも深刻な問題になります。
PluggableからOptical I/Oまでの光集積段階 13:48
Junho Park そのため、多くの企業がシリコンフォトニクスやoptical I/O、co-packaged opticsなどの商用化に力を入れています。では、co-packaged opticsやシリコンフォトニクスがどのレベルで使われるかを見ると、まず左から見ていくと、左側は事実上の業界標準で、製造とパッケージングが非常に容易なpluggable opticsから始まります。これはラック間接続で非常によく使われています。簡単に言えば、USBケーブルのようなものです。ただし、光通信用のUSBケーブルで、文字どおり抜き差しできるラック間インターコネクトのことです。次のonboard opticsは、このpluggableをよりボード上に集積しようというものです。co-packaged opticsはパッケージングの段階からASICチップと一緒にパッケージングするもので、それによってASICチップと光インターコネクトとの距離が数ミリ程度まで縮まります。次のoptical I/Oはリソグラフィーの段階で一緒に作り込んでしまいます。製造工程そのものをです。そのため距離はさらに縮まり、ASICチップとほぼ密着することになります。そのため、銅線でつなぐ距離もほぼゼロになります。その一方で、右へ行くほど製造の複雑さが増します。当然、pluggable opticsを作る場合は実質的にケーブルを作るわけですし、光通信は以前から広く使われていますよね。既存の光通信技術なので、製造ははるかに容易ですが、これをボードに集積すると、製造の難易度は大幅に上がります。チップと一緒に作る必要があるからです。
ロ・ジョンソク NVIDIAのJensen Huangが基調講演で紹介するNVL72や、その専用の内部光通信チップがありますよね。あれはco-packaged opticsレベルと考えてよいのでしょうか？前回の基調講演については、イ・ジンウォンCTOのほうが
イ・ジンウォン 今年のGTCを見ると、Rubin関連の話が非常に多かったのですが、例えば、その中のLPUをLPXとして、自社のRubinファミリーには、非常に多くの製品があります。その中にCPUチップがあります。名前は
Junho Park もうスペックが出たんですか？
イ・ジンウォン はい、Spectrum-Xだったか、独立したCPUチップがあります。それは、今のこの図とそっくりな形ですが、Rubinのさまざまなつまり、先ほど最初に申し上げたように、Vera RubinのNVL72やNVL144などは、先ほどのscale-up内にできるだけ多くのGPUを搭載し、scale-outに移行しなくても、scale-upだけで多くの処理を行うために、銅線で最大限多くのGPUを接続するにはどうすべきか、そこで、サーバーラックの高さは48Uで、高さをUという単位で表すのですが、その48Uのラックには、1Uのサーバーが48台入ります。その中を見ると、GPUは通常、1Uサーバー1台に4基、CPUは2基搭載され、それらをつないでいくと、72基、あるいは144基まで接続できるわけです。
そこで最大限処理し、外部との接続には光通信を活用するということです。
そして、先ほどお話ししたCPU関連チップもRubinファミリーに含まれています。ですから、おそらく今後NVIDIAもこの分野にかなり力を入れており、製品も登場すると聞いています。
ロ・ジョンソク 技術が、単にEthernetハブのように挿す段階からリソグラフィーレベルまで進化し続けていることを重要なポイントとして押さえ、次に進みましょう。
NVIDIAとMarvellの投資から見るフォトニクス業界地図 17:42
Junho Park 業界ではCPOやoptical I/Oのように、さらにこうしたフォトニクス部品をダイレベル、シリコンレベルで一体製造し、パッケージングしようとする取り組みが盛んです。それで、たしか3月だったと思いますが、Marvellはネットワーク分野に強い会社ですよね。Marvellは、co-packaged opticsやoptical I/Oを手がけるCelestial AIをたしか20億ほどで買収しました。そして、その買収から3か月後にはPolaritonという別の部品メーカーもすぐに買収しました。
また、NVIDIAもLumentumとCoherentに投資しています。株式投資をよくされる方なら、おそらくご存じの会社だと思いますが、どちらも光通信分野でco-packaged opticsを幅広く手がける会社です。それぞれに20億ドルずつ投資しました。つまり、ネットワーク分野の大手であるNVIDIAやMarvellも、こうしたフォトニクスをさらに垂直統合し、製造段階からすべて先に押さえようという動きを見せているわけです。
ロ・ジョンソク 間違いなく今後の方向性ですね。
Junho Park そうですね。ちょうど私も、NVIDIAのJensen Huangが出演するポッドキャストを聴いたのですが、今動いているのは、2～3年後にco-packagedopticsなどの製造が非常に活発になるため、他社に奪われたくないから、先回りして確保している、という印象を強く受けました。自分たちが先に投資して、その製造ラインを押さえるということです。では、なぜCPOやoptical I/Oを使う必要があるのかというと、当然、銅線が増えるほど帯域幅は低下し、熱損失も増えるため、銅線を大幅に減らそうとしているわけです。そのためにはco-packaged optics、つまり銅線を減らすフォトニクスが必要です。フォトニクスについて語る際に最も重要な指標だと思います。この2つです。pJ/bitというのは、1ビットを送るのに必要なエネルギーを表すビット当たりエネルギーの単位で、次にshoreline densityは、パッケージやシリコンウェハーのshorelineと呼ばれる端部に、何Tb/sのデータを伝送できる光インターコネクトを集積できるかを示し、そのため、単位はミリメートル当たりです。端部1ミリメートル当たりの帯域幅を示すので、高いほど優れています。一方、ビット当たりエネルギーは低いほど優れています。左側を見ると分かりますが、pluggableはビット当たりエネルギーが最も高くなります。当然、銅線が最も長いからで、optical I/O側、つまりダイとより密接に統合される方向へ進むほど、ビット当たりエネルギーも下がることが分かります。銅線を使う区間が短くなるからです。そのため、信号損失が生じた際に、改めて誤り訂正を行ったり、振幅を再び上げたりする必要がなくなるため、ビット当たりエネルギーが下がるのです。
CPOの主要指標 pJ/bitとShoreline Density 19:18
Junho Park ただ、先ほどもお話ししたように、co-packaged optics、つまりCPOやoptical I/Oへ進むと、さまざまな問題も伴います。実際、NVIDIAやMarvellのような企業も、当然optical I/OやCPOを採用したいでしょう。企業側からすれば、帯域幅も十分に確保でき、ビット当たりエネルギーもはるかに低いからです。ただし、一体でパッケージングすると、まず、引き抜いて交換することができません。一体でパッケージングされるからです。Pluggable opticsなら、もしこのケーブルが故障しても、ケーブルだけ交換すれば済みますが、このCPOが故障すると、チップ全体を交換するわけにはいきませんよね。そのため、保守性も低下し、さらにASICチップの隣にフォトニクスを配置するため、ASICから発生する熱もフォトニクスに影響を及ぼします。そして当然、一体で製造すると、製造の難易度も格段に上がります。そのため、歩留まりの面で非常に不利です。プラガブルオプティクスなどと比べた場合です。ですから、本当に問うべきなのは、いつすべてが置き換わるかではなく、どの部分からフォトニクスへ移行すべきか、ということです。そこが最も重要なポイントです。
光にビットを載せるEO Modulationの原理 22:14
Junho Park では、シリコンフォトニクスの詳細についてお話しします。シリコンフォトニクスとは、電気信号を光信号に変換し、光を送ったあと、その光信号を再び電気信号に変換するものです。例えばCPUやASICチップから何らかの情報を送るなら、ビットで送りますよね。すると、この光エンジン、つまりトランシーバーが電気信号を光信号に変換する必要があります。そして、その光にビットを埋め込みます。その光がファイバーを通って進み、受信側に届きます。すると、その受信側では光信号を再び電気信号に変換します。そうすれば受信側のチップでもその情報を正しく読み取れます。
ただ、最も重要なのは、この電気信号をどう光信号に変換するかという点です。このように電気信号を光信号に変換し、光信号を電気信号に変換することをEOモジュレーションといいます。electro-optic modulationと呼ばれますが、その原理を大まかに説明すると、コパッケージドオプティクスなどでは、レーザーが常に点灯しています。レーザーは常に点灯していて、チップから電気信号が送られてきますよね。一方で、光や波長があり、この電気的なビットを電圧としてモジュレーターに加えます。すると、電圧を加えたときにモジュレーター材料の屈折率が変わります。その屈折率が変わることで、レーザー光の位相が変わります。つまり位相が変わり、その光の位相にビットを埋め込むのです。ファイバーを通って進み、検出器で検出され、その検出器が位相などを検出して、ビットを読み取ります。ですから、ほとんどのモジュレーターは光の強度を直接変えるのではなく、シリコンの屈折率を変えて位相に干渉を起こし、そこにビットを埋め込みます。
ロ・ジョンソク 現在のEOモジュレーターはすべてその原理で動作すると考えてよいですか？
Junho Park そうです。実は以前は、光の強度を調整してビットを埋め込もうとしていました。例えば、レーザーを直接オン・オフして、光を出すこともできますし、レーザーの前にMEMSのようなものを置き、遮光板のようなものを設け、それで
ロ・ジョンソク オン・オフする。
Junho Park オン・オフすることもできますが、実際に試すと、速度が出ません。レーザーも物理的に非常に複雑で、レーザーを消してから再点灯する過程には物理的な限界があります。その切り替え速度です。また、例えば、遮光板のようなものを置く場合、遮光板で光を遮ったあと、持ち上げるように動かす必要があり、その動作速度にも限界があります。そこで考えられたのが、それなら光の強度を調整する方式では速度が出ないので、レーザーは常に点灯させ、その位相を変えてそこにビットを埋め込めば、はるかに高速化できるという発想です。なぜなら、物質に電圧を加えたときに屈折率が変わる速度は非常に速いからです。レーザーを消して再点灯するよりも速いのです。現在はギガバイトからテラバイト規模へ移行しつつありますが、帯域幅をテラバイト規模にするには、非常に高い速度が必要ですよね。その速度に追いつけるのは、ほぼ屈折率を変える方法しかないと考えてよいでしょう。少なくとも今のところは。
Mach-Zehnder構造と位相ベースのビット符号化 25:58
ロ・ジョンソク 分かりました。データを載せた光が通る媒体は、今も光ファイバーだと考えてよいのですよね？
Junho Park ただ、実際に位相を変えてデータを埋め込むというのは、頭の中でイメージしにくいですよね。そこで、その原理を簡単に説明すると、レーザーは常に点灯しています。そのレーザー光が二つに分かれます。一方は、何も介さずそのまま進む光です。もう一方にはモジュレーターが付いていて、屈折率を変えるために電圧を加える装置が付いた別の経路だと考えてください。ここに電圧を加えると、上側を進む光だけ位相が変わります。下側を進む光は位相がまったく変わらず、何の影響も受けないからです。そこで、高校で習った強め合う干渉と弱め合う干渉を利用します。ある電圧を加えたとき、位相が180度ずれ、この二つの光が合流すると、互いに打ち消し合います。すると、出力の光強度は0になります。光の強度のことです。次に、ここへ電圧を加えて360度になった場合、または電圧を加えなかったとします。すると、この二つの光は合流したときに再び重なり、光強度が1になります。このように電気信号を屈折率の変化に変換し、電圧を加えることで位相変化を起こし、位相を変えた経路と変えていない経路を合流させることでそれが光強度の変化となり、それによってビットを埋め込むわけです。そのため、現状ではほぼすべての変調器がこのような方式を使っています。
ロ・ジョンソク 今のお話は1つのチャネルについてで、非常に多くのチャネルが1つの媒体に同時に送られているということだと考えればいいんですよね？
Junho Park マルチプレクシング、デマルチプレクシングといいますが、実はフォトニクスの強みはそこにあるんです。
ロ・ジョンソク では、続きを見ていきましょうか？
シリコンレーザーの難題とHeterogeneous Integration 27:52
Junho Park ただ、シリコンフォトニクスで最も重要なのは、先ほどお見せしたように、レーザーを常時オンにしておく必要があるという点です。ですから、チップ上のどこかにレーザーが必要です。ところが、シリコンの最大の問題は、シリコンでレーザーを作るのが非常に難しいことです。シリコンは物理学的に見ると、間接バンドギャップという性質があり、光を生成するのに適した材料ではありません。そのため、レーザーをチップ上に作るには、別の半導体を接合しなければなりません。たとえば、シリコンフォトニクスのダイ用のウェハーがあるとすると、レーザーは、たとえばInP材料で作り、シリコンダイ上に接合する必要があります。
これをIII-Vインテグレーションと呼びますが、これがシリコンフォトニクスの歩留まりを下げ、製造を非常に難しくする一因です。なぜなら、CMOSプロセスはどれもシリコン向けに高度に最適化されていますよね。ですから、シリコンでレーザーを作れれば非常に良いのですが、シリコンではレーザーを効率よく作れないため、別のプラットフォームでレーザーを作り、シリコン上に接合する必要があります。ただ、このレーザーを作ってボンディングするのは非常に難しいため、SK hynixやSamsung、Lumentumといった企業は、このレーザーをいかに効率よく、高い歩留まりで接合できるかを盛んに研究していると聞いています。
ロ・ジョンソク あれもリソグラフィ工程で作って、このように積み上げるのですか？それとも、あのモジュールは別の場所から持ってきて、リソグラフィ工程で載せる必要があるのですか？
Junho Park 載せる必要があります。シリコンのリソグラフィ工程で一緒に積み上げられれば楽ですよね。まだそのほうが楽です。でも実際は、原子レベルでボンディングしなければならないんです。このレーザーをシリコンの上にですか？ただ、これを原子レベルでボンディングするのは非常に難しいので、そこで歩留まりが大きく低下するわけです。
ロ・ジョンソク 一般的な半導体製造工程は、このように1つずつ、一層ずつ積み上げる構造になっていますよね。そうではなく、外にあるものを持ってきて接合する別の工程があるのですか？それとも、これが初めてなのですか？
Junho Park あります。業界ではこれをヘテロジニアス・インテグレーションと呼びますが、「ヘテロジニアス」なのは、まったく異なる2つのダイを接合するからです。そのため、ヘテロジニアス・インテグレーションと呼びますが、プラガブル・オプティクスにもレーザーは搭載されています。ですから、プラガブル・オプティクス用のレーザーを作る際にもヘテロジニアス・ボンディングを行うことがありますし、最近、コパッケージドチップやCPUチップなどを作る際は、すべてヘテロジニアス・インテグレーションを使っていると聞いています。なぜなら、シリコンからは光を出せないからです。非常に難しいんです。InPレーザーとシリコンレーザーを比較すると、効率に100倍から1,000倍ほどの差があるため、接合するほうがはるかに効率的だと判断されるわけです。
私の知る限り、私の指導教授はポスドク時代にヘテロジニアス・インテグレーションを盛んに研究し、UC Santa Barbaraと共同で特許を取得してIntelに売却し、Intelは今も独自のCPOチップを作る際に、私の指導教授の特許を使っていると聞いています。ただ、それが確か2006年か2007年頃のことなので、このヘテロジニアス・インテグレーションという技術自体は20～30年ほどの歴史がある技術ですが、近年になって注目されていると考えればよいと思います。
ロ・ジョンソク オプションBなら、当然、外部で作って組み込めばいいわけですね。ただ、直感的に考えても、外部で作って組み込めば、当然かさばりますし、チップとの
イ・ジンウォン 一体化もできません。ご質問があったので、私からも少し補足すると、このようにダイを垂直に積む方式は、シリコンフォトニクスでなくても最近よく使われていて、なぜなら、ダイやチップのサイズはますます大きくなる一方で、基本的にI/Oと呼ばれる、信号を外に出す部分は、すべて辺を通るしかないからです。ところが、面積は2次元的に増えますが、辺は1次元的にしか増えないため、面積が大きくなるほど面積に対する辺の割合が小さくなり、そうなると、データをやり取りできるスペースが減るため、上に積むわけです。そこで、シリコンにTSVのような貫通孔を開け、上下に信号を送る3D ICなども、似たようなコンセプトだと思います。ここで示したように、複数のダイを垂直に積む方式です。そうしたアプローチは、光技術に限らず今では広く使われています。そうしたものも、まだ始まったばかりです。
ロ・ジョンソク この分野は本当にすごいですね。私もいろいろな本を読みますが、まるで魔法のような、とんでもないエンジニアリングに挑み、成功させてきたんですね。AIがなければ、私もチップ分野でいったい何が起きているのか、おそらく関心すら持たなかったと思います。でも、AIのおかげで私たちは発電所からデータセンター、さらにチップ、メモリ容量や帯域幅に至るまで、すべて知る必要があり、それらをすべて知って初めて、この世界がどこへ向かうのかおおよそ見える時代になったのは、ある意味とても面白い一方で、頭も痛いですね。こうしたレイヤーの境界は明確に分かれておらず、すべてが入り交じっているように思います。ジンウォンさんにしても、このチップを作るには、上位レイヤーのPyTorchでモデルを計算するところから下位の電子工学まで、すべて理解する必要がありますよね。では、次へ進みましょうか？
波長を重ねて送るWDM Multiplexingの強み 33:39
Junho Park それで、先ほどご質問いただいた件ですが、フォトニクスでは導波路や光ファイバーが1本だけでも、さまざまな情報を周波数の異なる光に多重化し、逆多重化できるとお話ししましたが、まさにそれがフォトニクスを使う最大の理由です。銅線のような電気配線では、4つの異なる情報を送りたければ、4本の銅線チャネルが必要です。一方、フォトニクスなら線が1本でも、周波数を変えて、周波数ごとに異なる情報を埋め込めば、周波数の異なる光を1本の経路に送り、demuxでそれぞれの光を周波数ごとに分離し、そこで信号処理すればよいのです。そのため、電気配線ではチャネル数を増やす必要がありますが、光ならチャネルが1本でも、波長を変えて情報を埋め込めば、チャネル数を大幅に増やせます。
先ほどジンウォンさんがおっしゃったように、面積は2Dでは二乗で増える一方、辺は一次元的にしか増えないという話でしたが、このように多重化すれば、これはshoreline densityと呼ばれる指標ですが、このshoreline densityが劇的に向上します。なぜなら、辺に銅線を配置する場合、チャネルを増やすには、辺にそれまで4本だったチャネルを10本に増やし、さらに16本へ増やす必要がありますが、CPOやoptical I/Oなら、その必要はありません。1、2本のチャネルでも、そこに複数の周波数を載せればよいからです。もちろんdemuxの性能によりますが、どれだけ間隔の狭い周波数を細かく正確に分離できるかという違いです。それでも銅線よりshoreline densityがはるかに高くなるということです。
イ・ジンウォン これに関連して、一つ伺いたいのですが、周波数を変えるとは、つまり光の色を変えて、異なる色の光を同時に送るということですよね。実は銅線でも、デジタルで0と1を送る際、単純な2値信号にするのではなく、現在は4値、6値、8値へと多値化しています。つまり0と1の間に複数のレベルを設けて、複数のビットを同時に送るという概念です。
ただ、そうすると、先ほどお話に出た損失の影響をどうしても受けやすくなります。銅線を通じて伝わる電圧で0と1を区別するレベルをさらに細分化すると、わずかなノイズでも誤認識する可能性があるからです。では、ここでも複数の色の光を同時に送ると、温度などの影響で色が変わることはないのでしょうか？
Junho Park あります。ですから最も重要なのが、CPOにおける温度制御です。パッケージングが非常に重要なのは、どうパッケージングを工夫すれば、こうしたmuxやdemuxが温度の影響を受けにくくなるのか、パッケージ単位で盛んに研究されているからです。さらに、周波数を非常に細かく、波長0.3nm単位に分割すると、温度が1度上がるだけでも波長がシフトし、その結果、ビットなどの情報も混ざってしまいます。そうした問題は確かにあります。
銅線でもmuxやdemuxに似た仕組みは実現できますが、フォトニクスの最大の利点は、このmuxとdemuxというデバイス自体がパッシブな点です。そのため、エネルギーをまったく必要としません。光の多重化や逆多重化には、電圧をかけるなどのエネルギーが不要なので、一方、銅線で複数の情報を埋め込むとすれば、受信側ですべて処理しなければなりませんよね。でも光なら、その必要がないのです。
Taehan Kim ですからデバイスを設計するには、どうすれば、より高効率でコンパクトなフォトニクスを設計できるか、という話になると思います。
フォトニクス集積度の限界とInverse Design 38:02
Junho Park こうして見ると、フォトニクスチップは今もほぼcmスケールです。こうしたものを一つ作るのに、ほぼcm単位の面積を使うため、集積するのが非常に困難です。トランジスタなら、1個当たり今では1.5nm、1nmプロセスというレベルですが、フォトニクスはmm、cmスケールなので、デバイスのサイズが大きすぎて、集積が難しくなるのです。ただ、集積が難しい理由は、なぜcmスケールにまでなるのかと考えてみると、そもそも光は波長がμmスケールなので、このμmスケールの光を閉じ込めるには、デバイス自体をnmスケールにはできないため、各コンポーネントもすべてμmスケールで作られることになります。そのμmスケールのコンポーネントを組み合わせていくと、mmスケール、さらにcmスケールになるわけです。
ロ・ジョンソク その代わり、先ほどお話しされた強みがありますよね。はるかに多くの情報を載せられるのではないですか？
Junho Park なぜ集積度をさらに高める必要があるのかご説明すると、当然ながら集積度が高いほど帯域幅が広がるからです。フォトニクスも実は同じです。集積度が高いほどコンポーネントが増え、帯域幅が広がるのは当然です。レーン数が増えるからです。先ほど申し上げたように、いくつかコンポーネントの例があります。
マルチプレクサやデマルチプレクサなどが非常に重要です。
もう一つ重要なコンポーネントに、パワースプリッターがあります。これは周波数を分けるのではなく、光の強度を分けるデバイスで、似たような概念です。一つは周波数を分けるもの、もう一つは光の強度を分けるもので、この二つが重要なコンポーネントだと考えてください。
Taehan Kim ですから、ここからが非常に重要だと思います。私も実はこの分野が専門ではなく、フォトニクスの知識もあまりありませんでした。昨年10月の明け方にジュヌと話していたところ、当時、バイオ分野でも非常によく似た動きがありました。そこでもムーアの法則のような話が出ていて、配列ごとのシーケンシングにかかるコストが下がり、大量のデータが蓄積され、そのころ、2年前にDavid BakerやHassabis、Jumperらがノーベル化学賞を受賞し、大きな注目を集めました。私はこのデザインを見て、何を思ったかというと、魚の骨のようだと思ったんです。非常に直感に反するデザインです。そこで最初に思ったのは、どうせ直感に反し、すでに人間の理解を超えているのなら、しかも小型化する必要があるので、ディープラーニングを応用できないか、という単純な発想でした。
Junho Park 背景を補足すると、先ほどのコンポーネントのサイズは非常に大きいと申し上げましたよね。ですから、従来型のコンポーネントのサイズを見ると、muxやdemuxは一つでmmスケールですし、パワースプリッターもμm単位ですが、2,000μmほどありますよね。ですから、これもmmスケールです。ところが、逆設計という最適化アルゴリズムがあり、この逆設計を使えば、こうしたmuxやパワースプリッターなどのデバイスを、ご覧のとおり、ほぼ2μm、5μmというμmスケールまで小さくできるということです。つまり、50分の1から100分の1、最大1,000分の1まで小さくできるわけです。
ただ、何が問題かというと、先ほどテファンさんがおっしゃったように、デザインが非常に直感に反するものになる点です。なぜなら、最適化アルゴリズムにかけて、そのまま物理法則に委ねたからです。最適化アルゴリズムに、どうすれば周波数を最も効率よく分けられるかを問うたため、人が考えるような直感的なデザインにはならないのです。
ロ・ジョンソク この逆設計が何なのか少し説明しないと、この先が理解しづらくないですか？
Gradient Descentによる光学構造最適化 41:42
Junho Park 従来の方法でデバイスを設計する場合についてご説明すると、まず人がある程度直感的な形状を考え、それをシミュレーションしてデバイスの性能を確認した後、その結果を見て、人がさらに微調整し、性能を高めていくという、人間の直感に基づくシミュレーションのループでした。一方、逆設計では、まず求めるデバイスの仕様を決め、それをアルゴリズムに任せます。このような機能を持つデバイスを作りたい、周波数をこのように分けるものを作りたいとアルゴリズムに入力すると、アルゴリズムが形状を作ってくれます。
イ・ジンウォン 例えば以前、ディープラーニングで犬と猫を区別する分類問題を解いたように、先に結果を見て、どの特徴を捉えればうまく区別できるのかを逆向きに探っていくプロセスと似ていると考えてよいのでしょうか？
Junho Park 実際、これは単なる勾配降下法です。達成したい目標がありますよね？デバイスにこういう機能を持たせたいという要件は数値化できます。フォトニクスでは、その評価指標から目的関数を作り、その目的関数に対して勾配降下法を実行するので、実際には単なる勾配降下法です。
ロ・ジョンソク すると、あの物理的な形状が実質的に最適化の対象となり、モデルの役割を果たしていて、性能を目的関数に設定し、なぜそうなるかは分からないけれど、最適化したらこの形になった、ということですね。では、そのように逆設計のアプローチを用いて、最適化問題として解を求めてみた。その結果、mmスケールでしか解けなかった問題がμmスケールでも実現できるようになったことをこの図で示しているわけですね？あのように色を分離する物理デバイスの後ろに穴がぽつぽつ開いたような、あれが実際の形状なんですか？
Junho Park でも、あれは実際に穴なんです。シリコンスラブに開けた空気孔のようなものです。空気孔のようなものですね。
ロ・ジョンソク ああしておくと、色がこのように分離されるんですね。それをμm単位で示した図なんですね。かなり文脈を省いているから分かりにくいだけで、あの設計を人ではなく機械に任せると、はるかに小さく実現できたんです。
Taehan Kim その位置がシリコンで埋まっていれば1、空なら0という、とても単純な構造です。
Junho Park 非常に直感に反する設計になるんです。製造しにくい設計になることがポイントなんです。
Inverse Designの限界とProtein Design Feedback Loop 44:26
Taehan Kim こうして小型デバイスは得られましたが、多くの犠牲も伴います。まず、設計上の制約も課す必要があり、製造可能性についても、先ほどのお話のように、このように穴がぽつぽつ開いていますが、実際に製造するとき、これらの穴がそのまま再現される保証はありません。さらに最適化コストもかかり、シミュレーションを回しても、最後の結果が悪ければ最初からやり直す必要があります。また、ある初期値から何らかの最終設計が得られても、それが最適な設計だという保証はありません。
このように、さまざまな問題があります。当時、私はAI創薬の分野で、タンパク質や新薬開発の研究・仕事をしていました。当時、この問題を聞いたとき、非常によく似た問題だと思いました。2024年にノーベル賞を受賞した科学者たちは、どう取り組んだか。次のスライドを見ると、非常によく似た問題だったんです。
実はタンパク質の構造も非常に複雑です。さまざまな原子があり、炭素、水素、酸素などで構成され、分子・Å単位の世界です。では、この非常に複雑なものを以前はどう設計していたかというと、非常によく似ていました。科学者たちは既存のタンパク質を見て、顕微鏡などで観察したあと、熱力学も適用し、シミュレーションを何度も行って、少しずつ変えては、また観察する。こうした反復作業を続けていました。
タンパク質を設計するとき、この科学者たちはまず骨格を作りました。つまり、タンパク質には基本となる化学的な骨格があり、その骨格を作り、例えばその中から、抗原やウイルスと接する、抗体の重要な部分だけを選び、そこだけを調整したんです。改良を加えたわけです。同じように、フォトニクスでも骨格を作り、その中の重要な部分だけをシミュレーションで改良する方法が使えるのではないか。さらに結果が出たとき、
良い設計と悪い設計がありますが、その情報もフィードバックループに戻し、先ほど無駄だと言った最適化も、その結果をフィードバックループに活用し、再びループに戻せるのではないか、という発想です。タンパク質設計では、求める構造や機能を持つタンパク質があり、それに合わせて骨格を設計し、その骨格自体も作れます。必要なら、完全にゼロから作れます。そこに中身を組み込み、配列を設計して、最後に、うまくできたかどうかのフィードバックを返すのがタンパク質ですが、フォトニクスも同じだと考えました。
先ほど話した目標関数があり、まず骨格を作ってスクリーニングし、望ましい候補を得てから、製造段階へ進み、ウェットラボなどで実験し、そこから再び情報を得て、このパイプラインを構築できると考えました。そこで当時、パク・ジュヌさんの指導教授を説得するとき、私たちはクリーンルームを使いたかったんです。モデルのシミュレーションはうまくいっていましたが、実際に試すため、どう説得したかというと、タンパク質構造をレンダリングしてお見せしました。
数十万個の分子があったはずです。非常に密集した原子が生成されていて、こうお話ししました。「タンパク質もディープラーニングでできたのだから、この2D基板やこの設計も、もちろん複雑には見えますが、タンパク質よりは単純に見える。だから、できないとは思わない。タンパク質のスケールでもできたのだから、これができないはずはない」とその画像を見せながら説得したところ、すぐにラボを使っていいと言ってくださり、実際にウェットラボでの実験まで進められました。
ロ・ジョンソク 次へ進む前に、一つ質問させてください。ここまでフォトニクスの背景を話してきて、お二人が注力する研究へ話を移しましたが、問題が明確に定義されないまま、ここまで話が進んだので、理解に少しギャップが生じたと思います。そこで伺いますが、解決したかったのは、結局、現在のフォトニクスの課題を一通り説明していただいたうえで、ミリメートル単位で起きている現象を、どうすればチップに集積できるほど小さくできるか、ということですよね。例えば、そこから少し問題を絞り、MUX・DEMUXにインバースデザインを使って何かを作ったとのことでしたが、それがお二人の研究の核心だと考えていいのでしょうか？
フォトニクス集積度の停滞と研究課題の定義 48:52
Junho Park このスライドが重要だと思います。つまり、GPUやCPUなど、HPCの集積度は1〜2年ごとに3倍になり、ムーアの法則に沿って伸びていますが、フォトニクスはそうではありません。そうなっていないのは、物理的な集積限界を超えられていないからだと考えています。私たちが考えたのは、先ほどお見せしたように、そもそも回路単位がセンチメートル、ミリメートルのスケールなので、その集積度の問題を解決するには逆設計という最適化手法が不可欠だと考えたわけです。
そこで私たちは、集積度を高めるために逆設計を研究していくうちに、この逆設計にも先ほどお見せしたさまざまな問題があったわけです。製造可能性や歩留まり、最適化コスト、最適なデザインが得られない可能性もあります。そこで、これらの問題に取り組むことにしたわけです。
イ・ジンウォン 集積度を高めるというお話ですが、集積度を高めると、実際、先ほどのお話の中で何が改善し、何が小さくなり、以前できなかった何ができるようになるのでしょうか？
Junho Park 先ほどおっしゃったように、ショアライン密度が非常に重要ですよね。銅配線も同様で、当然、同じウェハ面積により多くのデバイスを集積できるようになれば、フォトニクスも多重化・分離ができるので、ショアライン密度がそれほど高くなくても銅配線よりはるかに高い帯域幅を実現できますが、多ければ多いほど、フォトニクスにとって有利なのも事実ですよね。フォトニクスもチャネルが多いほど、それだけ周波数を密に詰める必要がなく、チャネルがさらに増えれば、フォトニクスの観点でも有利になります。
例えば、DEMUXを従来方式ではミリメートルのスケールで作る必要があるとして、例えばショアライン密度が、DEMUXのチャネルが1ミリ当たり4つしか取れないと仮定すると、逆設計でこれを2～3マイクロメートルのスケールまで縮小できれば、4本しかなかったレーンを200本程度まで増やし、ショアライン密度を高められるわけです。
イ・ジンウォン 結果的に、同じチップといいますか、同じチップ上で、はるかに高い帯域幅、あるいは同じ帯域幅でもはるかに高品質で、損失の少ない信号を送れるということですね？
Junho Park そうです。理論上はそうなります。
ロ・ジョンソク ただ、光学では、電子工学なら内部にチップを設計してロジックを入れるなど、容易に想像できるエンジニアリングをすればよいのですが、光学では、それを物理構造で実現しなければならず、それを実現する構造を見つける方法がお二人の研究テーマで、その成果として、同じショアラインでもはるかに高い帯域幅を実現する、穴がポコポコ空いた、人間の目には理解できないような構造を作り出せるのが、お二人の研究なのだと理解しました。
ではテファンさん、先ほどのタンパク質の話に少し戻りましょう。
既存Inverse Designパイプラインの非効率 52:13
Taehan Kim 先ほどお話しした問題というのは、従来の逆設計ワークフローがあるのですが、先ほどのような穴がポコポコ空いた非常に小さなデバイスを設計したいのに、ランダムノイズや中間値から始めて、シミュレーションベースで設計していました。私が見てきた現在のパイプラインでは、シミュレーションで例えば候補を10個作ったとして、実際に製造してからテストし、そのうち、例えば8個は性能が悪く、2個だけ性能が良ければ、8個は完全に捨て、事後分析はせず、2個だけを残す方式です。つまり、良いデザインと悪いデザインが得られても、その良し悪しに関する情報を再利用していないんです。つまり、それまでのシミュレーションをすべて回しても、最終デザインが悪ければ、すべて無駄になるわけです。良いものだけを残すからです。
しかし、これでは私が見る限り、この分野の発展には非常に長い時間がかかると思いました。フィードバックループがあり、とにかく私としては、コンピューターの世界でよく言うじゃないですか。スケールすれば、結局問題は解ける、と。ただ、このフォトニクスの強みは検証可能なことです。シミュレーションがあり、それによってこのデバイスが正しく動くか検証できますが、なら、なぜこれをフィードバックループに入れないのかと考えたわけです。そこで先ほどお話ししたタンパク質分野から着想を得て、二つを組み合わせるなら、良いデザインと悪いデザインの情報を無駄にしたり、悪いからと捨てたりするのではなく、良し悪しをラベル付けしてフィードバックループに入れ、その情報自体をモデルに与えれば、面白いことが起きるのではないかと考えたんです。
上側にあるのが従来のパイプラインで、先ほどの10個のうち8個のデザインが悪ければ、捨てるのが現在のパイプラインです。一方、私たちのは、良いデザインだけを選び、モデルにその分布を学習させてそこからタンパク質の骨格を抽出したように、フォトニクスの骨格を取り出そうというものです。つまり、出発点を妙なランダムノイズや中間値ではなく、非常に良いデザインから学んだ骨格の型にするんです。クッキー作りに例えれば、まず型を用意して、その型の中でシミュレーションすれば、良くなるのではないか。より速く、製造しやすいデザインが得られるのではないか、という仮説でした。そこでご覧いただいているのが下側のパイプラインです。
良いデザイン分布を学習するcVAE骨格生成 54:03
Junho Park ただ、ここでもう一つ付け加えると、テファンさんが扱っているタンパク質の場合は検証するには、実際にウェットラボで本物のタンパク質を合成してテストする必要がありますが、フォトニクスの場合は、シミュレーションツールが非常に正確です。このマクスウェル方程式ソルバーは、シミュレーション条件さえ適切なら、実際に製造したデバイスとほぼ同等の性能が得られます。製造がうまくいけば、ですが。だからこそ、このような検証手段として機能できると考えているんです。私たち自身が実際に製造しなくても、です。
ロ・ジョンソク あるいは、その中から数個だけサンプリングしてテストすれば済むほど、それほど、中間にあるその仕組みを、この業界ではRL環境と呼んでいます。報酬信号を生成するRL環境のことですが、その環境となるシミュレーターの精度が非常に高く、ほぼ正確だ、ということですね。実際、現在のLLMが回している好循環のループをこれも簡単に回せる、ということだと理解しました。
Taehan Kim それで私がここに魅力を感じたのは、バイオの場合、タンパク質を設計しても、可能なら一度は臨床試験を行う必要があり、実際の新薬にしようとすると、非常に時間のかかるパイプラインがありますが、こちらの場合は設計と実際のシミュレーション、そして実際の製造とのギャップが非常に小さいんです。そのため、反復もデータ収集もはるかに速いのですが、では、なぜこれまで、こうしたビッグデータ駆動型のアプローチを取らなかったのか、大きな疑問でした。そこでご覧のとおり、私たちが使ったモデルは条件付き変分オートエンコーダー（cVAE）というモデルで、簡単に言うと、単に分布を学習するものです。良質なフォトニクスデータを大量に与えると、その分布を学習します。ご覧のとおり、左側にあるあのデザインは私たちが与えた、さまざまなフォトニクスの仕様です。波長や、そこで与えるさまざまな設計仕様、波長1、2などがあれば、それを与え、それに合うデザインデータを私たちが持っていれば、それを使ってモデルに分布を学習させます。そこに見える緑色の山と赤色の山がそれです。フォトニクスデータを、あのコンパクトな分布へと圧縮して学習させたわけです。
ただ、一度学習させれば、その分布からランダムに新しいデザインを生成できます。以前なら、そのデザインを作るには一つ作るたびにシミュレーションを何時間も回し続ける必要がありましたが、今では1秒で1万個のデザインを理論上は生成できるわけです。その原型をです。つまり、以前は数週間かかったものが、今ではモデルを回せば、わずか1秒で1万個のデザインがすぐに出てくるんです。少なくとも、原型が。それで時間が大幅に短縮されましたが、速くなっただけではなく、良いデザインだけを学習させたので、非常に製造しやすいデザインが生成されます。そもそも、そうしたデータを中心に学習させたからですね。そのため、速度だけでなく製造工程のボトルネックもある程度解消できるのではないかと考えました。
Manufacturabilityの改善と指標化 57:55
Taehan Kim ご覧のとおり、私たちのモデルで作ったこのベース形状、このcVAEシードを出発点として与えると、完成形のデザインに、はるかに速く収束しました。良いデザインだけを学習させ、すでに原型を出発点として与えているからです。それが、先ほどお見せした「より速い収束」の話です。また、先ほどお話しした製造容易性の面でも、図Aには上のデザインと下のデザインがありますが、もちろん、さらにテストする必要はありますが、私たちが見る限り、上のデザインのほうがはるかに製造しやすいんです。下のデザインは、島状の部分や穴の開いた領域があちこちに散在していて、製造時にミスが非常に起きやすそうだからです。一方、私たちのモデルで作ったデザインは、そうした点をすべて考慮しているので、上のデザインのように非常に整ったデザインだけが生成されます。
イ・ジンウォン こうした製造上の要素も、検証可能な形でスコア化する方法があるのではないでしょうか？今のお話を完全には検証できなくても、成功の可能性をかなり高められそうですが。
Junho Park 実は私たちも、ここに「製造容易性指数」と書いています。私たちの研究では、このデバイスの性能、つまり性能指数と製造容易性の相関関係を調べたくて、私たちが作ったcVAEからモデルを生成し、cVAEでそのデバイスを生成してシミュレーションしたところ、当然、性能指数も高くなければなりませんが、製造容易性も高くなければなりません。それがどうなるかを調べたかったのですが、別のランダムノイズや、別の初期条件から始めたデバイスよりも、製造容易性も性能指数も高かったのですが、この製造容易性指数は、私たちが任意に定義したものです。具体的には「√A/P」と定義しました。
Aはシリコンの面積、そしてPは、そのシリコンの島や塊の周長を表します。√A/Pなので、断片が多いほどPは大きくなりますよね。島が増えるほど周長も増えるからです。すると製造容易性が下がる、という相関関係を設定し、√A/Pという製造容易性指数を私たちが任意に設定したわけです。
フォトニクスFabrication工程と歩留まりボトルネック 1:00:04
ロ・ジョンソク あのウェットラボでの製造工程というのは少し分かりやすく説明していただくと、マイクロメートル単位の何らかの構造体ができるわけですよね。その構造体は一種の結晶のように見えるのですが、どうやって作るのですか？
Junho Park 実は、積み上げるというより削り出すという考え方が近いと思います。シリコンフォトニクスでは、例えばシリコンウェハーがあるとすると、その上にシリコン酸化膜があります。その酸化膜の上にシリコン構造、デバイス構造を作るのですが、まず酸化膜の上にシリコンを成膜します。次にEBLというものがあります。それを使ってシリコンマスクを上から照射するのですが、成膜したシリコンの上にデバイスのマスクパターンを描きます。そしてマスクパターンを描いた後、そこだけを残し、ほかはすべて削り取ると考えていただければよいと思います。トップダウン方式ですから。
ロ・ジョンソク でも、これも3次元構造体で、構造体が何層かに分かれているので、これもリソグラフィのように穴を作りながら、一層ずつ積み上げる構造なのですか？
Junho Park 一度に全部？上から一度に削り取る構造です。
ロ・ジョンソク 一度に？
Junho Park はい。エッチングといいます。まずシリコンを成膜し、次にフォトレジストというものをその上にさらに成膜します。EBLでフォトレジストをパターニングします。するとSiO2の上にSiがこのように載っていますが、パターニングした部分が除去されます。だいたいこんな感じです。PRはこのように残り、この部分が、私たちの求めるシリコンのデバイスマスクになります。次にエッチングを行います。すると露出したシリコンが削られていきます。
ロ・ジョンソク 一度の2次元的な工程で作るのではなく、3次元的な工程として積層を続けるのか、それとも一つの面だけで完結するのか、それが気になって質問しました。つまり、今の工程を繰り返しながら、実際、半導体も積み上げますよね。回路を。つまり、
Junho Park こうしたデバイスは、一度これを作ってさらに別の層を積み重ねるのではなく、一度で完結するプロセスなので、意外とシンプルな工程です。
ロ・ジョンソク でも、あれはデジタル回路のような工学的な観点ではまったくなく、本当に物理的に、その上に作品を一つそのまま描く工程なのですね。
Taehan Kim ジュヌが私に説明してくれたとき、分かりやすかった例は、ダルゴナ、『イカゲーム』のダルゴナのようなものをこうやって削り出しますよね。ただ、星形なら針や爪楊枝で削り出すのが難しくなりますが、四角形ならずっと切り抜きやすいですよね。そういう工程だと考えればよいと思います。星形のようなものがいくつもあるとエラーが起きやすく、周りを削って、最後はポキッと型を抜くような感じです。
イ・ジンウォン でも、あのようなパターンを作るとき、まったく同じものを毎回作ることはできず、少しずつ違いが出ますよね。
Junho Park 実は、それが最大のボトルネックです。このシリコンフォトニクスでは。私たちがミシガン大学の研究室で使っている装置自体は、仕様上20nmまで加工できることになっていますが、実際に20nmの穴などを描いてみても、20nmのきれいな円にはなりません。25nmになることもあれば、電圧によっては15nmになることもあります。そのため、このデザインを実際に製造しても、このデザインと100％同じものにはなりません。ですから、これらを実際に製造すると、形が少しずつ変わります。先ほど見たように、そうした穴は、光を打ち消し合わせる役割を果たしますよね。そのため、穴のサイズや形が30nm、50nmほど変わってしまうと、デバイス性能はどうしても低下します。実は、それが最大の問題です。
ロ・ジョンソク 正しいデザインを得ることと、製造工程の歩留まりを管理することは、別の問題と考える必要があるかもしれませんね。
Junho Park 私たちの研究プロジェクトについて後ほどお話ししますが、その課題に取り組んだものです。歩留まりの課題に。ですから、先ほどお話ししたように、こうした形を狙っても、実際にはこの通りにならないので、デバイス性能が低下します。でも、実際に製造してデバイス性能が出なかったとき、こういう形では、どこから手を付ければよいかさえ分かりません。どこを見るべきか、どこが重要なのか、そうしたことへの直感がまったくないので、製造して失敗したら、もう一度やり直すしかありません。そうすると、多くのリソースが無駄になります。でも私たちは、その問題を解決したかったのです。
Taehan Kim 次に進む前に整理すると、フォトニクスが重要なのは通信のためで、そのフォトニクスを小型化したくて、小型化するなかでインバースデザインを行いました。インバースデザインを行うと、直感的でない形になります。そうすると、その分かりにくさに加えて、製造サイクルにも非常に時間がかかります。そこで、そのサイクルを短縮するために先ほど話した、タンパク質分野のフィードバックループのようなサイクル型のアプローチを使って設計したものです。最後に、先ほどまとめていただいたのは、設計と製造は別の話だということです。
なぜなら、設計しても設計自体はとてもきれいにできていても、製造工程で問題が生じる可能性があるからです。つまり、製造工程にも課題があるわけです。そこで当時、これに取り組む数カ月前にがん研究センターで細胞関連の研究をしていました。その細胞研究からも、似たような着想を得ました。細胞で同じことをするときは、重要な領域などを特定する必要があります。何を、どこを狙うべきか見極める必要があり、そこで耳にした手法の一つが、次のスライドにあるIntegrated Gradientsという手法でした。この複雑な設計の中で、どの位置が特に重要なのか。
Integrated Gradientsで見つける工程の重要領域 1:06:04
Taehan Kim ご覧の赤い点は、製造する際にその領域だけは、人が最大限注意を払って精密に製造してほしいという意味です。なぜなら、すべての設計であらゆる部分をきれいに加工することはできませんが、その部分だけは非常に精密に加工しなければ性能を維持できないと分かれば、製造工程で多くの知見が得られるからです。数学的にどう求めるかというと、この領域を壊したり、摂動を加えたりしたとき、実際のシミュレーションで得られた指標がどれほど変化したかを継続的に追跡し、それを統合すると、あのように赤い点が集まるわけです。
つまり、その点は最終的なFOMやこの指標に非常に大きな影響を与える領域なので、製造工程では必ずその部分に注意してほしいという知見が得られるわけです。そこで、この二つのパイプラインを組み合わせれば、設計もサイクル化して素早く行え、信頼性の高い、美しい設計が得られます。もちろん、それだけでなく、すでに完成している設計と新しく作った設計を製造工程へ渡す前に、どの領域に注意すべきかという知見も両方について示せれば、製造工程を高速かつ信頼性の高いものにできると考え、この二つの方向を同時に研究したのです。
ロ・ジョンソク でも、これは当然セットで考えるべきだと思います。ディープラーニングの観点では、どう学習するか、どう評価するかという二つが常に対になる問題と似ていますから。では、もう少し先へ進んで、最後の質問と質疑応答に移りましょうか。
Hotspot検証とQC効率化の可能性 1:07:50
Junho Park 実際、これはミシガン大学のファブで製造したdemuxですね。このIGで抽出した重要なピクセルを、実際に製造した電子顕微鏡画像の上に重ねると、このようなホットスポットが現れました。これらが、周波数を分けるうえで非常に重要な役割を果たしています。さらに私たちは、これを実験で実証しました。こうしたホットスポットに摂動を加え、重要でない箇所にも摂動を加えて対照サンプルも作り、比較してみると、実際にこの重要な領域へ摂動を加えたとき、デバイス性能が明らかに大きく低下した、というのがポイントです。
製造工程の効率は大幅に上がりますよね。現在はおそらく、ASMLなどの企業がウェハーなどを検査するとき、ウェハー全体をスキャンしますよね。デバイスごとに欠陥があるかないかを一つずつ確認しますが、こうした重要なピクセルに関する重要度のヒューリスティックがあれば、重要な部分だけを狙って検査することで、ウェハー全体をスキャンしなくてもそのデバイスの性能がある程度良好だと保証できるわけです。そのため、こうしたQC段階の効率を大幅に高められます。
Taehan Kim 私たちの提案は、フォトニクスが重要だという点には誰もが同意していますが、次の段階で急速にスケールし、製造もうまく進めるには、こうしたデータ駆動型フィードバックループをタンパク質分野のように構築すべきではないか、というものです。それを私たちがほかの方々に納得してもらうために、先ほどお話しした二つの研究を行ったのです。このフィードバックループが正しく機能すれば、フォトニクス製造プロセスが実用化されるまでの時間を大幅に短縮できるのではないか、それが私たちの研究の方向性です。
ロ・ジョンソク 競合する研究も同じ分野にあるのでしょうか。実際、シリコンフォトニクスに携わっている方の数は、私の知る限りそれほど多くありません。まだ電気チップ設計などに業界の関心が集中しているため、この分野が次に来るとは思いますが、まだ取り組んでいる企業も数社しかなく、研究している教授や研究室もわずかです。お二人も苦労してバークレーを出られ、ミシガン大学とMITへ移られたと聞いています。現在の競争状況という、かなりビジネス寄りの質問ですが、お聞きしてもよろしいですか。
希少なフォトニクス人材とAI・ML研究の特許化 1:10:31
Junho Park アカデミアの観点から申し上げると、お話ししたように、企業のシリコンフォトニクス人材への需要は非常に高まっています。しかし、シリコンフォトニクスを専門とする研究室は、韓国でも十指に満たないほどです。米国でも多くて30カ所ほどしかないと認識しています。その中でも、ファブまで一貫して行えるところはほぼないと考えてよく、さらにシリコンフォトニクスにこうしたAI・MLの手法を適用してデザインフレームワークを構築する研究室はほとんどないと認識しています。こうした研究も、私たちがほぼ先駆けている感覚です。
ロ・ジョンソク ただ、今のお話を一通り伺っていると、これはASMLの2ナノメートルプロセスのようなものでもなく、見方によっては、かなり早く商用化できそうな分野に見えますが、何か商用化のアイデアを教授とも話されていると思いますが、そうしたことも視野に入れていますか？
Junho Park 実は、私たちが取り組むフォトニクスとAI・MLを融合する研究はほとんど行われていません。フォトニクスの研究者はAI・MLに詳しくなく、AI・MLの研究者はフォトニクス自体を知らないため、私たちが行う先駆的な研究のほぼすべてが特許化できる技術なんです。論文を一本書くたび、新しいフレームワークや手法を作るたびに、私たちはミシガン大学と共同ですべて特許を出願しています。
ロ・ジョンソク つまり、お二人の研究は、実は今回のICML期間中、私は最近バイオ分野に関心があるので、AI for Scienceに取り組む方々とたくさん話をしました。前回のエピソードでも冗談めかして話しましたが、バイオに取り組む人も多く、AIを活用できる領域も多いことはもちろん分かっています。ただ、変化のない、型にはまった分野、先ほどTaehanさんが指摘したこととも似ていますが、彼らはバイオの問題は昔からこう扱い、こう解決してきたと考えるため、自分たちが知るドメインの中で積み上げることが多いんです。
一方では、JunhoさんとTaehanさんのように、従来のドメインにいる人たちは新しいアプローチを試す人々をscalistと呼んで、かなり見下します。スケール至上主義者で、危険な人々だというわけです。しかし、そちら側はLLMから得た知見や、強化学習が切り開いてきたある種の直感を持ち込んで、まったく異なるアプローチを取ります。
ドメイン知識とAIの融合が生むLow-hanging Fruit 1:13:18
ロ・ジョンソク つまり今、TaehanさんとJunhoさんがお話ししていることも、いわゆるスケール至上主義的な発想です。ただ、今お話に出たcVAEがとてつもなく大きなモデルだとは思いません。まさにその通りです。かなり軽量なモデルでも可能ですし、ドメインとAIの両方を理解しているからこそ、その二つの直感を組み合わせ、従来の研究者にはまったく見えなかった部分も私たちにはlow-hanging fruitに見えるわけです。
Junho Park そうですね。その通りです。
Taehan Kim この研究を始めた当初、私がJunhoに尋ねたのは、MLの観点からするとこれらのモデルはまったく複雑ではなく、ごく簡単なモデリング手法だということでした。GPUを何万台も、何百台も使ったわけではなく、数台動かすだけで十分に学習でき、おそらく30分から1時間ほどで学習できたと思います。では、なぜ今まで出てこなかったのかと考えると、おっしゃる通り、Junhoの指導教員も珍しいケースでした。産業界に数十年いらした方なので、まったくご存じなかったMLを私が紹介すると、私と同世代の人たちよりもはるかに早く吸収し、学んでいました。ですから、そうした幸運にも恵まれたのではないかと思います。
ロ・ジョンソク そうですね。今こうしてJunhoさん、イ・ジンウォンさん、Taehanさんをお招きしてお話ししていますが、見方を変えれば、物理学で起きたことは20年の隔たりを経て現実世界で事業化される、という格言がありました。10年、15年前はそうでした。しかし今、その20年の隔たりが4〜5年に縮まっているように思います。ある研究室で新たな開発や発見があると、それが商用化されるまでの期間が極端に短くなっているように感じます。AIモデルが導入されることで、その期間を縮める一種の原動力になっているのでしょう。お二人もその恩恵を大いに受けそうですね。もう一つ、シミュレーターを回したとき、先ほどのマクスウェル方程式のソルバーがほぼ完全に正確な結果を出すということは、スケール至上主義者の視点では、もう解決済みの問題ですよね。そうですね。あとは時間の問題ですから、商用化のループを早く回して、おそらく会社も立ち上げられるのでしょうね。ですから、以前Junhoさんからご紹介いただいたとき、この帯域幅の問題は、今、人々が電力に注目しているのと同じように、当然その次の課題になると思いました。しかも、伸びしろには限りがないと思います。この分野で必ず必要になる研究であり、重要な産業基盤になると思います。
Junho Park ありがとうございます。もともと私は、こちらの分野にはあまり関心がなく、私自身も従来型のフォトニクスを研究していました。ところが、たまたま電話で話しているうちにインバースデザインの話になり、このスイスチーズのような奇妙なデザインをTaehanさんに見せたところ、その場ですぐアイデアが浮かび、それをタンパク質とうまく組み合わせてみると、実際、突拍子もない組み合わせですよね。タンパク質とフォトニクスを組み合わせるわけですから。ところが、やってみたらうまくいき、そのまま研究を続けることになったケースです。私たちの予想をはるかに超えてうまくいったので、私たち自身も驚いています。
ロ・ジョンソク お二人は博士課程を始めたばかりか、これから始めるところで、Taehanさんも、先ほどのお話ではこの分野に触れてからまだ1年も経っていないとおっしゃいましたよね？それでも、これほど短期間でこの分野についてドメインへの理解も急速に深めてこられたように思います。お二人のお話もおそらく、AI・MLの手法とまったく同じだと思いますが、用語が少し違うだけだと、ずっと感じていました。
この短期間で、この領域の問題を認識し、まず「これは非常に大きな問題だ」「ならば、それについて学ばなければならない」と考え、何らかの行動に移すまでの期間をどう縮めたのか、気になります。
未知の分野を掘り下げる問題定義と協業の力 1:17:19
Taehan Kim 私はもともとAI一筋の研究者で、今はバイオを研究していますが、AIを科学に応用するパイプラインは、領域こそ違っても領域の知識は必要ですが、基本は同じだと思います。ですから、この問題はここに限ったものではありません。例えば以前、興味本位で農薬開発に取り組んだことがあります。新農薬のモデルを作ったことがあるんですね。それもパイプラインは似ていて、すべてそこから着想を得ました。ある分野を深く掘り下げると、そのパイプラインを他の分野にも応用できるようです。
もう一つは、私もまだフォトニクスの知識が足りないので、今も勉強を続けています。MITに行ってからも、別の研究を続けることになると思います。私の主な研究分野はバイオだからです。専門家と連携する必要があるんです。フォトニクスのことは、何でもJunho Parkに聞いています。ですから、一人ですべてやろうとするより、協力しながら互いに知見を共有し、素早くやり取りするほうが、ずっと速く進められると思います。この二つだと思います。
Junho Park フォトニクスの観点からお話しすると、私はいろいろな話を聞いて回るのが好きで、学部生として研究していた頃も、UC Berkeleyのクリーンルームに入り、ファブリケーションを数多く経験しました。ミシガンでの最初の学期にもクリーンルームでファブリケーションをしていました。そうした仲間と話しているうちに、フォトニクス、特にシリコンフォトニクスでは、ファブリケーションが極めて重要だと分かりました。ですから、その業界の方々と話せば、必ず何らかの問題が見えてくると思います。完璧な分野はありませんから。その中でも、ファブリケーションの問題が繰り返し出てきました。いつも同じテーマとしてです。そこで、
インバースデザインを研究する中で、皆がファブリケーションの精度が非常に悪く、歩留まりも低いと言うので、では、この歩留まりを上げる方法はないだろうかと考えていたところ、Taehan Kimさんと電話で話すことになりました。タンパク質にもこれと似た問題があり、直感では捉えにくい問題ですが、これをうまく応用してみてはどうかという話になり、研究を始めました。まずは業界の人たちと、私の場合は、もちろん研究室の仲間ですが、できるだけ多く話すことが、この業界で最も重要な問題は何かを特定するうえで、一番役立つと思います。また、別分野のフレームワークをどう応用できるかというつながりと直感を築くことも、非常に重要だと思います。
ロ・ジョンソク お二人の話を聞いていると、一つの専門だけを深く掘るより、幅広い分野を知る必要があり、その中でも一つだけを深く掘るのではなく、3～4分野、あるいは4～5分野はある程度深く掘り下げる必要があって、それらがAIやML、つまり機械学習の方法論とうまく結びつけば、問題が次々と解けるそんな局面が多く現れるように思います。私も最近、そうしたことをよく実感しています。では、イ・ジンウォンさん、最後に何か質問はありますか？
フォトニクスの産業応用展望とAI手法の拡張 1:20:30
イ・ジンウォン 実は、私が今取り組む分野でも非常に注目されているテーマで、将来は、最初に話したように、今は定石として、短距離には銅を使い、数メートル以上の距離には光を使うという形が定着していますが、光が次第に、より短い距離まで入り込んできています。そのため、そうした話が中心だと思っていましたが、後半に進むにつれて、私が以前、ディープラーニングを熱心に学んでいた頃に触れたcVAEのようなものもよく見かけたものでしたし、Integrated Gradientsも、解釈可能性を高めるためによく使っていた手法の一つです。そうしたものが、Taehan Kimさんのお話のように、バイオで実際に使われ、それをシリコンフォトニクスにも応用していく過程が非常に興味深かったです。テーマの選び方も、とても的確だったと思います。そして改めて、AIは分野を問わず応用できる非常に優れたツールだと感じました。当時、私たちが解釈可能性を高めるために行った研究も数多くあります。ですから、そうしたものを別のものと幅広く組み合わせれば、さらに面白い成果がたくさん生まれるのではないかと思います。とても興味深く聞かせていただきました。
Agentベースの光回路設計と今後の研究方向 1:21:52
Junho Park これまではIntegrated GradientsやcVAEのようなモデルをツールとして使ってきましたが、最近改めて検討しているのが、Taehan Kimさんとエージェントを活用して、フォトニック集積回路と呼ばれる回路そのものをエージェントに設計させる研究です。そうした研究も考えています。最近はエージェントが非常に注目されているので、人間の直感に基づいて設計するのではなく、エージェントに任せて、フォトニクス回路を設計させてはどうかという構想です。私たちが開発したIntegrated GradientsやcVAEのようなフレームワークをエージェントにツールとして与え、そのエージェントに「こうしたツールを使って、自分で光回路を作ってみて」とそうした研究も非常に面白そうなので最近はエージェント分野にも注目しています。
ロ・ジョンソク そのお話をもう少し広い視野で捉えると、最近は世の中のあらゆる問題が、計算資源を投入してまだ足を踏み入れていない「未知の未知」の領域を探し出すこと、何かを発明するのではなく計算資源を投入して探索する方向へ移ることがあらゆる問題解決の基本的な方法論になっていると思います。だから、この枠組みを身につけている人は次々に成果を出しているようですし、また、フォトニクスのような問題を選ばれたように、モデルに一から任せるのではなく、自分自身が特定の分野について大きな方向性やインサイト、目的をきちんと設定してこそ、探索もうまくいきます。その目的を私たちはintentionと呼ぶこともあれば、willpowerと呼ぶこともあり、tasteと表現することもありますが、その人がどこへ向かうべきかという方向を示し、実作業はAIが担い、それらを一つに束ねて、S1やo1のような形にしていくことが、新たな研究や製品開発、サービスの方法論になりつつあるのではないかと思います。
そして、お二人がお話しくださった内容も、私たちが持っていたその枠組みに完全に合致する好例で、大変勉強になりました。
Taehan Kim とてもいいお話だったと思います。というのも、私もAIを研究していますが、ずっと考えてきたのは、AIはコーディングも非常に得意で、数学も私よりはるかに得意になっていく中で、では、自分の役割は何だろう？5年後、自分の仕事はあるのだろうか、ということでした。だからこそ、先ほどお話にあった分野や問題設定は、まだ人間のほうが得意で、AIを道具として活用すれば、さらに先へ進める領域だと思うので、そういう人になれるように努力を重ねています。
まとめとコミュニティへの共有依頼 1:24:33
ロ・ジョンソク 今日は長時間にわたりお話しいただきました。今後もお二人から進捗を共有していただき、お二人とも韓国の方ですので、私たちのコミュニティでも韓国にこうした先進的な知見を広く共有していただければと思います。それでは、ありがとうございました。今日はここまでにします。
Taehan Kim ありがとうございました。
イ・ジンウォン ありがとうございました。